TSMC表示3nm工艺相比5nm密度提升1.7倍,功耗降低25-30%!

关注我们的 WhatsApp 频道, TikTokInstagram 以观看最新的短视频 - 开箱,测评与第一手新闻资讯。

根据芯智讯报道,中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛于12月22日举办。TSMC(南京)有限公司总经理罗镇球做了主题为《半导体产业的新时代》的主题演讲。

罗镇球宣布,虽然有很多人说Moore’s Law在减速或者在逐渐消失,可事实上TSMC正在用新工艺证明了Moore’s Law仍在持续往前推进。TSMC的 7nm工艺是在2018年推出的,5nm在2020年推出,在2022年会如期推出3nm工艺,而且2nm工艺也在顺利研发。

台积电Logo

根据TSMC展示的路线图,从5nm工艺至3nm,晶体管逻辑密度可以提升1.7倍,性能提升11%,同等性能下功耗可以降低25%-30%。

如何在未来实现晶体管的进一步微缩,罗镇球透露了两个方向:

  • 改变晶体管的结构:Samsung将在3nm制程采用全新的“环绕栅极晶体管”(GAA)结构,而TSMC 3nm依旧采用鳍式场效晶体管(FinFET)结构。不过,TSMC研发Nanosheet / Nanowire的晶体管结构(类似 GAA)超过15年,已经达到非常扎实的性能。
  • 改变晶体管的材料:可以使用二维材料做晶体管。这会使得功耗控制得更好,而且性能会更强。

罗镇球还表示未来将运用3D封装技术来提高芯片的性能,降低成本。目前,TSMC已经将先进封装相关技术整合为“3DFabric”平台。除此之外,TSMC还将在ADAS和智能数字驾驶舱的汽车芯片应用5nm工艺平台“N5A”,预计将在2022年第三季度推出,能够符合AEC-Q100、ISO26262、IATF16949等汽车工艺标准。

资料来源

大家来评论

TSMC表示3nm工艺相比5nm密度提升1.7倍,功耗降低25-30%!

| 新闻/资讯 |